This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

(19)日本国特許庁 (JP)

(12) 特 許 公 報 (B2)

(11)特許出職公告番号

特公平7-31610

(24) (44)公告日 平成7年(1995) 4月10日

(51) Int.Cl.4

識別記号

庁内整理番号

F I

技術表示箇所

G06F 11/18 H03K 19/23

310 E

9383 - 5 J

. -

請求項の数2(全 7 頁)

(21)出願番号

特層平1-112804

(22)出廣日

平成1年(1989)5月1日

(65)公開番号

特際平2-12533

(43)公開日

平成2年(1990)1月17日

(31) 優先權主張番号

190, 311

(32)優先日

1988年5月4日

(33) 優先權主張回

米国(ひら)

(71) 出職人 999999999

ロックウェル・インターナショナル・コー

ポレーション

アメリカ合衆国、カリフォルニア州、エ

ル・セグンド イースト・イムペリアル・

ハイウェイ、2230

(72) 発明者 ヒュー・ロウエル・ミリス・ジュニア

アメリカ合衆国、カリフォルニア州 プラ

センシア、チヌック、236

(74)代理人 弁理士 深見 久郎 (外2名)

審查官 梅村 勁樹

(56)参考文献 特開 昭52-103933 (JP, A)

特開 昭61-55745 (JP, A)

実施 昭53-90451 (JP, U)

(54) 【発明の名称】 多数決回路手段と一致回路手段と自己検査手段とを組合わせて含む装置

1

【特許請求の範囲】

【請求項1】三重化された論理出力信号01、02 および03 の多数値に基づく多数決回路出力信号を発生するための 多数決回路手段と、

前記三重化された論理出力信号値のすべてが等しいかど うかを表わす一致回路出力信号を発生するための一致回 路手段と、さらに

前記多数決および前記一数回路手段、および自己の動作 の有効性をモニタするための自己検査手段とを組合わせ て含み、

前記自己検索、多数決、および一致回路手段は、前記三重化された論理出力信号を発生する三重化された論理回路から独立して動作し、かつ前記自己検査手段が、前記出力信号01、02および03、前記多数決回路出力信号、および前記一致回路出力信号を受取り、

2

前記自己検査手段は、

出力を有し、かつ前記三重化された論理出力信号に接続 された入力を有する3入力EXCLUSIVE OR回路と、

入力がそれぞれ、前記3入力EXCLUSIVE OR回路出力と、 論理信号Tとに接続された2入力単一出力EXCLUSIVE OR

回路とを含み、 前記2入力単一出力EXCLUSIVE OR回路の前記単一の出力 は、前記一致回路出力信号と、前記多数決回路出力信号 とに関連して第2の3入力EXCLUSIVE OR回路に接続さ

10 れ、前記第2の3入力EXCLISIVE OR回路は、前記自己検 変手般の結果を要わす出力を発生する、装置。

【請求項2】前記自己検査手段は、

以下の論理式、すなわち動作の有効性信号= 論理信号 Θ $(0_1 \cdot 0_2 + 0_1 \cdot 0_3 + 0_2 \cdot 0_3)$ Θ $(0_1 \cdot 0_2 \cdot 0_3 + 0_1)$ Θ $(0_1 + 0_2 + 0_3)$ によって機械化される前

(2)

特公平7-31610

з

記動作の有効性信号値を発生する電気回路を含み、 前記論理信号Tは、論理「0」状態と、論理「1」状態 との間で、前記自己検査手段の正しい動作性をテストす るために、トグル動作され、前記トグルは、モニタされ た三重化された論理回路から独立して動作する、請求項 1に記載の装置。

【発明の詳細な説明】

発明の背景

(1) 発明の分野

この発明は、フォールトトレラント計算装置および関連 10 装置の信頼性を大いに増加させるための、新規の装置と方法とに関する。特に、ディジタル回路の有効な動作をモニタするための装置と方法とに関する。その装置は従来の多数決および一致回路と、新たに加えられたテスト回路とを含み、このテスト回路は故障に備えて継続的にそれ自体や、多数決回路や一致回路をチェックするように機能する。

(2) 関連技術の説明

フォールトトレラント計算の分野において、ディジタル 計算の信頼性を高めるために用いられる最も一般的な技 20 術の1つは、クリティカルな論理機能を提供するような 回路を三重化することである。三重化された回路の出力 を多数決回路に入力することは、三重化された回路の出 力値の最も一般的なものを決定するのに、非常にしばし ば用いられる。この決定は、典型的には、出力値のうち 最も一般的な2つまたは3つのものを決定し、その値を 多数決回路の出力として送ることによって達成される。 この関連技術してとり上げた多数決機構を使用すれば、 3 つの三重化された回路のうちのいずれが障害を起こし ても正しい多数決回路の出力値が発生されるであろう。 多数決がすべての一致であるかどうか、すなわち、すべ ての3つの2進の入力が同じであるのかどうか、また は、3つの三重化された回路の出力のうち2つだけが一 致したのかどうかを決定するために、付加的な回路が多 数決回路とともにしばしば用いられる。後者の状態は、 三重化された回路のうちの1つが障害を起こしたことを 示す。この状態は、2つの残余の障害のない回路のいず れかが障害を起こせば、潜在的に検出不可能で致命的と なる故障状態を表わすので、通常、誤り制御論理および /またはソフトウェアに提示される。

これまでの、クリティカルなディジタル回路の信頼性を 高めるための多数決回路および一致回路の使用における 1 つの基本的な制約は、テスト回路が、テスト回路自体 が障害を起こしたかどうかを決定できないことである。 言換えれば、モニタ機能を提供する、関連技術の回路も 故障することがあり、そのような故障は、故障検出技術 における重要な信頼性の要因である。

単一の多数決および一致回路に関する前述の制約はまた、バイトのまたはワードの各々ピットをチェックする ために用いられる、並列に設けられたそのような回路の 組にも及ぶ。そうした場合、複合の誤り信号が、こうしてテストされたビットから形成されるかもしれない。この場合にも、複合誤り信号回路を含む、各々の多数決および一致回路のいずれかが障害を起こし、しかも検出されないかもしれない。

前述から、フォールトトレラント計算の用途に使用する ための、非常に信頼性の高い自己検査装置、より特定的 には、多数決回路、一致回路およびそれ自体の故障を継 続してチェックする装置の必要性が理解されるはずであ る。したがって、添付の部面と関連する特許請求の範囲 によって規定される、この発明の範囲に加えて、「発明 の要約」および「好ましい実施例の詳細な説明」を参照 することによって、この発明のより十分な理解がなされ るであろう。

発明の要約

この発明は、添付の図面において特定の実施例が示されるとともに、前掲の特許請求の範囲によって規定される。この発明を要約すると、この発明は、各々が、三重化された回路の出力を入力として受取る多数決回路手段と一致回路手段とをモニタするための自己検査論理装置を含む。多数決回路手段の出力状態は、多数決回路手段の入力論理値の多数のものに対応する。一致回路手段の出力状態は、三重化された回路の出力のすべてが一致するかどうかを表わす。

好ましい実施例において、自己検査回路は、モニタされた三重化されたディジタル回路の出力から形成されるEX CLUSIVE OR機能と、第1のEXCLUSIVE OR、多数決回路、および一致回路の出力から形成される別のEXCLUSIVE OR機能を含む。出力状態ビットが、この最後の排他的「o 30 r」自己検査回路によって発生される。検査回路入力を提供する3回路が正しく動作している限り、出力状態ビットの値は、正しい動作を表わす単一の予め定められた出力論理値のままである。しかしながら、その入力回路のいずれかが障害を起こし、それによって間違った出力を発生すると、この出力状態値は逆になる。

自己検査回路それ自体における故障を検出するために、 テスト信号が最終の自己検査テスト回路に周期的に与え られる。このテスト信号は、自己検査回路が、別個の動 作として、周期的にテストされることを可能にし、それ 40 によって、自己検査回路の有効な動作を確実にする。 この発明はまた、今要約したものと同様、1組の自己検 査回路を含むように拡げられてもよい。これらの組の自 己検査回路は、バイトまたはワードの各々のビットの、 正しい発生をモニタするために用いられる。ここでは、 一致回路の出力は、回路の問題の単一の表示を与えるた めに、一緒に「OR処理され」、一方、各々のビットから の故障を示す論理信号は、テストされるワードまたはパ イト内の単一のビットの故障の最終表示を提供するため のEXCLUSIVE OR回路への入力である。各々の個々のビッ ト回路内の最終EXCLUSIVE OR回路のためになされるのと 50

Y. C.

. .

5

同様、「故障なし」スタック状態のために自己検査動作をチェックするようテスト信号がこの最終EXCLUSIVE OR 回路に与えられる。したがって、この発明の主な目的は、従来の三重化されたディジタル回路の最終の出力および状態を決定する多数決および一致回路を用いる新規の自己検査回路を提供することによって、クリティカルな論理機能の信頼性を高めることである。回路の通常の動作を妨げることなく、クリティカルな論理機能の出力の信頼性を高めることが、この発明の利点である。

この発明の特徴は、多数決回路とともに用いるための新規の自己検査ディジタル回路(多数決回路が正しく動作する限り、自己検査回路は通常はひとつの状態にある)を提供し、かつ通常のそのひとつの状態にスタックしてしまう故障をチェックする入力テストを、さらに提供することである。

この発明の別の特徴は、ディジタルワードの各々のビットと自己検査回路自体が、その動作性をテストされる、個々の多数決および一致回路とともに用いるための二重の自己検査回路を提供することである。

前述の「発明の要約」は、この発明のより適切な目的、 特徴および利点のいくつかを略述する。これらの目的、 特徴および利点は、単に意図される発明のより重要な目 的、特徴および利点のいくつかを示すと解釈されるき である。開示された発明を異なる態様で適用することに よって、または、発明を開示の範囲内で修正することに よって、多くの他の有益な結果を得ることができる。後 に続くこの発明の詳細な説明がよりよく理解され、それ ゆえ、技術に対するこの発明のより適切なかつ重要な特徴 を、かなり広範囲に略述する。

この発明の付加的な特徴は、以下に説明され、この発明の特許請求の範囲の主題を形成するであろう。開示された特定の実施例の概念が、この発明と同じ目的を実行するための他の装置を修正または開発するための基礎として容易に用いられることができるということが、当業者によって理解されるべきである。そのような同等の構造が、前提の特許請求の範囲において述べられるこの発明の趣旨および範囲から外れないということもまた、当業者によって認識されるべきである。

以下の「好ましい実施例の説明」が、添付の図と関連して進むにつれて、この発明のさらなる目的、特徴および 利点が明らかとなるであろう。

<好ましい実施例の説明>

次に、図面、特に第1図を参照すると、この発明の好ましい実施例10を構成する、回路5、6、9および12の組合わせが示される。第1図は、特に図示されないソース回路から同一の入力論理信号を受取る、3つの同一の三重化されたディジタル回路1、2および3を示す。三重化論理回路1、2および3は、それぞれ信号出力01、02および03を発生し、それらは、多数決回路5、一致回路

6

6および3入力EXCLUSIVE OR回路 9に、入力として与えられる。多数決回路 5 は、論理式 V=01・02+01・03+02・03によって機械化され、この機械化によって表わされる特定の実施例は、当業者には周知である。この式によれば、多数決回路 5 は、3 つの入力信号値をとり、それらの値の多数値、つまり 3 の中の 2 または 3 の中 3 のいずれかを選択して、多数決回路 5 の出力信号 Vを得る。

一致回路 6 は、多数決回路 5 の入力のすべてが一致した 10 かどうかを決定する。したがって、一致回路 6 は、その 入力 (すなわち、三重化された末端の回路の信号出力 01、02 および03) が同一 (すべてが「1」またはすべて が「0」のいずれか) のときはハイまたは「1」、また は、回路 6 の3 つの入力の 2 つだけが一致するときには ローまたは「0」に相当する信号 Uを出力する。一致回路 6 の動作と構造ともまた当業者には 周知であって、以下の論理式 U=01・02・03+0′1・0′2・0′3を特 後とすることができる。

背景の項と要約の項とにおいて言及されたように、第1

20 図において参照数字5で示されるような多数決回路は、 計算システムにおいて、または、フォールトトレランス がクリティカルである他の用途において、クリティカル な論理機能の信頼性を高めるために用いられることがで きる。より特定的には、三重化されたディジタル回路 1、2、および3の1つが障害を起こしても正しい出力 信号Uが発生されるであるら。一致回路 6 は、典型的に は、誤り管理システム(図示せず)に、その出力信号V を介して、三重化された回路1、2または3の1つが障 審を起こしたことと、モニタされるディジタルシステム が、ツー・アウト・オブ・スリーに基づいて動作してい 30 るということを、信号で知らせるために用いられる。 外部麒り管理システムはこうして、別の三重化された回 路が故障すれば、全体の出力の故障が発生してしまう可 能性があるということを警告されることができる。もし 利用可能であれば、保守が要求されるかもしれない。い ずれにせよ、この情報は、全体の誤り制御方策のために 必要とされるシステム故障情報の一部を形成するである う。多数決回路5と一致回路6の機能と目的は、もちろ ん、もしいずれかが障害を起こせば、否定され、したが ってチェックのための回路を追加して、その自己テスト 回路12自体と同様に、多数決回路5および一致回路6の 動作性をチェックすることが、この発明の目的である。 追加された自己テスト回路12は、好ましくは、2端子EX CLUSIVE OR回路11と、 1 対のEXCLUSIVE OR回路14および 16を含む3入力EXCLUSIVE OR回路20と、インパータ16と

再び第1図を参照すると、新規の自己検査の特徴が、3 つの出力 0_1 、 0_2 および 0_3 ならびにテスト信号下を、テスト回路12の入力に与えることによって選成されるということが理解できる。その入力はそれぞれ3入力EXCLUSIV (4)

である。

特公平7-31610

7

E OR回路 9 と、 2 入力EXCLUSIVE OR回路11の 1 端子に対応する。 3 入力EXCLUSIVE OR回路 9 の出力Wは、回路11の他の入力端子に送られる。 多数決回路 5、一致回路 6のそれぞれの出力 V と U、および、 EXCLUSIVE OR回路11の出力信号 X は、第 1 図に示されるように、 1 対のEXCLUSIVE OR回路14と 15とに細分されて示される 3 入力EXCLUSIVE OR回路20に与えられる。信号Wは論理式($0_1+0_2+0_3$)を特徴とし、一方、 F' は論理式(U+V+W)を特徴とする。 F' の式は U 、 V 、 および W の式に関して、 $(0_1\cdot 0_2\cdot 0_3+0_1'\cdot 0_2'\cdot 0_3')+(0_1\cdot 0_2\cdot +0_1\cdot 0_3+0_2\cdot 0_3)+(0_1+0_2+0_3)$ と書き直されることができる。回路15の出力 F' は、 インパータ16によって、反転され信号 F を形成する。 この信号 F は、出力自己検査テスト信号に対応する。

好ましい実施例の動作と機能は、下記の第1表を参照することによってよりよく理解されることができる。

第 1 表

	0.,0.,0. 順不同	V	U	¥	T	F'	F
1	000	0	1	0	0,	1	0
2	0 0 1	0	0	1	0,	1	0
3	011	1	0	0	0,	<u> </u>	0
4	111	1	1	ı	0,	1	Ò
5	誤りなし					0	1
6	回路誤り					0	1

第1表は、この発明10に従う、回路の動作を規定する。 第1表の左側の縦の欄は、順不同で、 0_1 、 0_2 および 0_3 の すべての可能な組合わせを示し、一方、その右の縦の欄は、一連の 0_1 、 0_2 および 0_3 入力に基づいて、それらのそれぞれの回路によって発生される V、 UおよびW出力を示す。 表の検討から理解できるように、入力テスト信号 Tがオフすなわち「0」であるときには、出力信号 F'は、 真理値表の最初の 4 列のすべての 4 つに対して

「1」であり、その補数Fは故障を示すのであるが、

「0」であろう。しかしながら、回路5、6または9のいずれかにおいて誤りが起これば、一般的に第1表の列6上に表わされるその出力値は、期待される通常の出力値から逆にされるであろう。言換えれば、出力故障信号下は「1」に代わり、それによって、誤り状態を示すであるう。

今説明した動作は、この発明の一部を表わすだけである。説明された技術によってテストされないで残る唯一の回路は、最終のテスト回路12である。この回路12は、2つの基本ハード故障モード、すなわちオフまたは「0」へのスタックモードを有する。「オン」スタック状態は、上記第1表によって示されるように、明白で即座に検出 50

可能な故障状態を表わす。しかしながら、その期待される通常の状態が「0」(すなわち、回路誤りなし)であるので、「オフ」スタック状態は通常検出不可能である。(回路12はしたがって回路誤りに応答できないであ

8

この潜在的な問題は、ちょっとの間テスト信号Tを駆動して、出力故障信号Fを監視することによって、起こり得る「0」スタック状態をテストすることによって克服される。この目的として利用可能な信号Tを、第1図において示される波形40によって示す。もし回路12が適切に動作していれば、信号Fは「t」になり、一方、「0」スタック状態では、回路12の出力は「0」のまま

したがって、この発明10を組入れる、ディジタル回路の 誤り管理部分(図示せず)は、テスト信号下を「1」に 上げることによって、出力が一ト回路12の動作性を周期 的にテストし、それによって出力故障信号下がたしかに 「1」に変わったかどうかを決定することができる。そ うでなければ、前述のように、「0」スタック状態が、

·· 20 () 信号Fが「O」のままであることにより示される。

「0」スタック状態は、多数決ちおよび一致回路6の動作が有効であるかもしれないし、またはそうでないかもしれないということを示す。信号Tを用いるこのテスト動作は、多数決回路6と一致回路6の動作から別個に、独立して行なわれ、それゆえ、通常のモニタされたディジタル回路1、2または3の動作を妨げない。

等の信号のような、単一の主要な輸理機能が発生される 多数決を扱う。他の用途においては、多数決は、パイト、ワードなどを含むように拡大されるかもしれない。 このような場合、多数決5および一致回路6のデストの 修正されたものが必要とされ、そこでは結果として生じ る出力値が、デストされているすべてのビットから抽出 される。

第1図に示される回路は、書込選択、チップ選択、割込

第2図は、この発明10 (第1図に示される)が、ワード内の各々のピットに対して反復されている、この発明のそのような用途を示す。この反復は、第2図において、参照数字42によって表わされる最下位ピットから始まって、参照数字44によって示される最下位ピットで終わっているのが示される。各々のそれぞれの組の三重化された回路1、2および3からの出力01、02、および03は、反復された自己検査多数決論理回路10の多数決結果を表わす出力とからVnは、第2図に示されるように、最終の出力ビット値とみなされる。

一運の反復された自己検査多数決論理回路IOからのUN信号は、誤り監視システム(図示せず)によるモニタのために利用可能な出力を与えるn入力ORゲート30のそれぞれの一連の入力端子に与えられる。「1」のUN出力信号は、三重化された回路1、2または3のいずれかと関係

(5)

符公平7-31610

付けられた、三重化された回路1、2または3の出力ラ イン01、02または03の1つまたはそれ以上が障害を起こ したことを示す。

一連の自己検査多数決論理回路10からのFn信号は、誤り 管理システム (図示せず) によってモニタされる出力信 号を出力するn+1入力「OR」ゲート31のそれぞれの先 頭のn個の入力端子に与えられる。

第2図の回路のテスト信号TおよびTaの動作は、下記の 第2表と関連して最良に説明される。

	テスト信号状態	比出力	意味
1	Ta=0 T=0	0	明らかな何路故障なし
2	Ta=0 T=0	1	少なくとも1つの回路10の 故障
3	Ta=0 T=1	0	回路10の出力または回路31 の故障
4	Ta=0 T=1	1	回路10または回路31故障な し
5	Ta=1 T=0	0	回路31故障
6	Ta=1 T=0	1	回路31故障なし

両方のテスト信号TとTaとがオフであれば(第2表の1 および2行目)、F出力が「0」であれば、回路31それ 自体または論理ユニット10の出力テスト回路12のうちの 30 1つは「0」にスタックしている可能性があるけれど も、明らかな回路10の故障がないことを示す。この状態 は、第2表において3行目ないし6行目に示されるよう に、テストされる。F=1の2行目の場合、少なくとも 1つの回路10の故障を示す。3行目および4行目は、T =1の自己テスト結果を表わす。3行目のE=O信号 は、回路10または回路31の故障のいずれかの存在を示 す。一方、E=1の4行目の状態は、すべての回路が動 作可能なことを示す。第2表の5行目と6行目は、3行 日の故障状態を回路31または回路10の1つまたはそれ以 上のいずれかに分離したものを示す。第2表の5行目で はTa=1およびT=0であるが、E出力として「O」が 得られるデスト状態は、国路OIの故障を示し、一方、6 行目はビニ1であってそれは3行目の状態が、1つまた はそれ以上の回路10の故障によって引き起こされ、回路 31は動作可能であることを示す。

本願の開示は、以上の明細書の開示と同様、前掲の特許 **請求の範囲に含まれるものをも含む。この発明は、或る** 得度特定的に好ましい形式で説明されたが、好ましい形 式のこの関示は例として示されただけであり、構造およ 50

び組合わせおよび部品の配列の詳細における多くの変更 が、この発明の趣旨および範囲から逸脱することなくな されることができるということが理解される。

10

より特定的には、ここで示されかつ説明された特定の実 施例は、この発明を含まない標準的な論理設定の実施に 基づいた、詳細においては広い範囲であり得るこの発明 の特定の論理の実現化例を表わす。たとえば、補数化さ れた、または補数化されない、のいずれかの出力テスト 信号、一致信号などが用いられるかもしれず、かつ、実 10 際に、論理は、「否定論理積 (nand)」、「否定論理和 (nor)」およびEXCLUSIVE NOR論理ゲートを、機械化の ために含むことができる。これらの変更のいずれも、こ の発明の範囲または機能を変更しないであろう。

【図面の簡単な説明】

第1図は1ピットのディジタル情報を発生する三重化さ れた回路と関係付けられた多数決および一致回路と組合 わされて示される、この発明の1つの形式の、一部プロ ック図で一部概略の図である。


第2図は、ディジタルワード内の各々のビットと関連付 20 けられた多数決および一致回路と組合わされた、この発 明の別の使用を示す、一部プロック図で一部概略の図で ある。

図の参照番号で、

- 1は三重化されたディジタル論理回路、
- 2は三重化されたディジタル論理回路、
- 3は三重化されたディジタル論理回路、
- 5 は多数決回路、
- 6は一致回路、
- 9は12の3入力EXCLUSIVE OR回路、
- 10は自己検査多数決論理、
- 11は12の2端子EXCLUSIVE OR回路、
 - 12は10の自己テスト回路、
 - 14は20のEXCLUSIVE OR回路、
 - 15は20のEXCLUSIVE OR回路、
 - 16は12のインパータ、
 - 20は12の3入力EXCLUSIVE OR回路、
 - 30はn入力ORゲート、
 - 31はN+10R自己テスト回路、
 - 32は31の最低レベルのカスケードにされた2端子EXCLUS IVE OR回路.
 - 32nは31のカスケードにされた2端子EXCLUSIVE OR回 RX.
 - 40はテスト信号下の波形、
 - 42はデータワードの最下位ビット回路、
 - 44はデータワードの最上位ビット回路。

特公平7-31610

(6)



.

(7)

特公平7-31610

【第2図】

